PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-140885

(43)Date of publication of application: 14.05.1992

(51)Int.CI.

G06F 15/60 H01L 21/82

(21)Application number: 02-264408

(71)Applicant: NEC IC MICROCOMPUT SYST LTD

(22)Date of filing:

01.10.1990

(72)Inventor:


RIN MIHO

(54) CIRCUIT DIAGRAM EDITTER

(57) Abstract:

PURPOSE: To shorten a logic design time by automatically generating or erasing the macro terminal of a macro block of a hierarchy which is being edited, and the outside terminal of the macro block which is referred to by the hierarchy while being interlocked.

CONSTITUTION: A diagram (a) is a display diagram before an input signal is connected with a macro block MA3 in the hierarchy which is being edited. When a VLSI designer selects the macro block with which the signal line is to be connected in the hierarchy which is being edited, a new screen is opened as indicated by a diagram (b), and the data in the macro block are displayed in it. A diagram (c) is the display diagram indicating that the signal line to be connected is connected with the macro block, an input pin P2 is added to the outside frame of the macro block, and an outside input terminal P1 is automatically generated in the macro block. Thus, the VLSI designer can continuously edit the data in the macro block, and design the logic without noticing a modification structure. Thus, the designing time can be shortened.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

(1) 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平4-140885

到int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成 4年(1992) 5月14日

G 06 F 15/60 H 01 L 21/82

360 K

7922-5L

H 01 L 21/82

D B

7638-4M 7638-4M

審査請求 未請求 請求項の数 1

(全4頁)

69発明の名称

回路図エデイタ

②特 願 平2-264408

願 平2(1990)10月1日 22出

@発 明者 淋 美

神奈川県川崎市中原区小杉町1丁目403番53 日本電気ア

イシーマイコンシステム株式会社内

神奈川県川崎市中原区小杉町1丁目403番53

创出 顖 人 日本電気アイシーマイ

コンシステム株式会社

弁理士 内 原 何代 理 人

胃

発明の名称

回路図エディタ

特許請求の範囲

VLSIの論理設計過程における階層設計をし た論理回路の編集を行っている階層で入力・編集 すべきマスクブロックを選択した時、そのマスク ブロック内のデータを表示し、前記編集を行って いる階層およびその階層で参照されているマクロ ブロック内のデータの入力・編集を同時に行な い、前記編集を行っている階層のマクロブロック のマクロ端子とその階層で参照されているマクロ ブロックの外部端子とが連動して自動的に発生ま たは消去されるようにしたことを特徴とする回路 図エディタ.

発明の詳細な説明

〔産業上の利用分野〕

本発明はVLSIの論理設計過程で、論理回路 図の入力・編集を行う回路図エディタに関し、特 に編集を行っている階層の論理回路図データと、 その階層で参照されているマクロブロック内の論 理回路図データが同時に入力・編集され、その階 肩 間接 統でマクロブロックのマクロ 端子とマクロ ブロック内の外部端子が運動して自動接続される 回路図エディタに関する。

〔従来の技術〕

従来、この種の論理回路図エディタは、編集を 行なっている階層で参照されているマクロブロッ ク内の論理回路図データの編集、入力で行なう場 合には、編集を行なっている階層の論理回路図デ ータをエディタ上に読み込んで表示し、入力・編 集を行なっていた。又、階層間接続を行なう場合 には、編集を行なっている階層のマクロブロック 内にマクロ端子を付加し、その階層で参照されて いるマクロブロック内に同名の外部端子を入力す ることで行なっていた。

(発明が解決しようとする課題)

上述した従来の論理回路図エディタは、その編 集を行なっている階層で参照されているマクロブ ロック内の回路図データの入力・編集を行なう場 合には、現在編集を行なっている階層の回路図デ ータの入力・編集を終えてセーブした後、マクロ ブロック内のデータをエディタ上に読込んで、入 力・編集を行なっていた。そのため編集を行なっ ている階層と、その階層で参照されているマクロ ブロックとの間をまたぐ入力・編集を行なう際 に、エディタ上への読込みや表示に時間がかか り、また編集を行なっている階層を行なっている 階層と、その階層で参照されているマクロブロッ クとの階層との間の接続は、編集を行なっている 階層のマクロブロックにマクロ端子を付加し、そ の階層で参照されているマクロブロック内に同名 の外部端子を入力することで行なっているので手 間がかかるという欠点がある。

本発明の目的は、このような欠点を除き、論理 回路図データとマクロブロック内の回路図データ が同時に入力・編集できると共に、マクロブロッ クのマクロ端子と外部端子とを自動接続できるようにした回路図エディタを提供することにある。 〔.課題を解決するための手段〕

(実施例)

次に本発明について図面を参照して説明する。 第1図は本発明の一実施例を説明するフロー図 である。

本実施例のマクロブロック内編集機能付き回路 図エディタは、まずステップSIで現在編集を行

なっている階層の回路図面で入力・編集したマクロブロックを選択すると、ステップS2で別の面面が現われ、マクロブロック内のデータが表示される。そしてステップS3で編集を行なっている階層及びその階層で参照されているマクロブロック内のデータが同時に入力・編集される。

次に、ステップS。で編集を行なっている階層のマクロブロックにマクロ端子を付加(削除)した時に、そのマクロブロック内に付加(削除)したマクロ端子名と同じ名前の外部端子が自動発生(消去)される。

また、ステップS。で、そのマクロブロック内で外部端子を入力(削除)した時に、そのブロックを参照している階層のマクロブロックの外枠に入力した外部端子名と同じ名前のピン(マクロ端子)が自動発生(消去)される。そして、ステップS。でマクロブロック内の入力・編集を終えた時には、データを表示していた画面が消え、終了となる。

第2図(a)~(d)は、本実施例のマクロブ

ロック内編集機能付き回路図エディタで編集している階層と、その階層で参照されているマクロブロック内の回路図データを同時に編集することを 工程順に示した回路図の表示図である。

まず第2図(a)は、編集している階層の同種の論理素子A及び論理素子BをマクロブロックMA2内に移動する前の表示図である。VLSI設計者は、編集している階層中で編集したいマクロブロックMA2を選択すると(ステップSェ)、第2図(b)の様に、新しい画面が開かれ、その中にマクロブロック内のデータD1が表示される(ステップS2)。

次の第2図(c)では素子A及び素子Bをマクロブロック内への移動が完了した表示図であり(ステップS4、Ss)、第2図(d)では編集を終えてマクロブロック内のデータを表示していた画面が消えた表示図である(ステップS6)。

第3図(a)~(c)は、本実施例のマクロブロック内編集機能付き回路図エディタで編集している階層のマクロブロックに入力ピンを付加した

時にその階層で参照されているマクロブロック内 に外部入力端子が自動発生することを示す表示図 である。

第3図(a)では、編集している階層においてマクロブロックMA3に入力信号を接続する前の表示図である。VLSI設計者は、編集している階層の中で、信号線を接続したいマクロブロックを選択すると(ステップS」)、第3図(b)の様に新しい画面が開かれ、その中にマクロブロック内のデータが表示される(ステップS2)。

第3図(c)は、接続したい信号線をマクロブロックに接続し、マクロブロックの外枠に入力ピンP2を付加し、マクロブロック内に外部入力端子P1が自動発生したことを示す表示図である(ステップSa, Ss)。

このようにVLSI設計者は、マクロブロック 内のデータの編集を継続して行なうことができ、 改造構造を意識しないで論理設計を行なうことが できる。

なお、このマクロ端子及び外部端子は点減して

れているマクロブロック内の回路図データを同時に編集することを示した表示図、第3図(a)~(c)は本実施例の回路図エディタで編集している階層のマクロブロックに入力ピンを付加した時に、その階層で参照されているマクロブロック内に外端入力端子が自動発生することを示す表示図である。

A . B . E … 論理案子、 A 1 … 移動 した論理案子、 D 1 . D 2 … マクロブロックのデータ、 M A 1 . M A 2 . M A 3 … マスクブロック、 P 1 … 外部端子、 P 2 … マクロ端子(ピン)、 S . ~ S 6 … 処理ステップ。


代理人 弁理士 内 原 曾

発生し、設計者がポインティングデバイスにより、所望の位置に配置できる。

(・発明の効果)

図面の簡単な説明

第1図は本発明の一実施例を説明するフロー図、第2図(a)~(d)は本実施例の回路図エディタで編集している階層と、その階層で参照さ



特開平4-140885 (4

